Eléments de base de la logique séquentielle en électronique (1)

Cette partie de cours vous présente les éléments de base de la logique séquentielle en électronique.

Vous étudierez :

1. Le concept de mémorisation pour aborder ensuite les mémoires et les bascules ;
2. Les registres à décalage ;
3. La notion de diagramme d'état ;
4. Les compteurs binaires.

L'état logique de la sortie d'appareils électriques, comme les lampes , est modifié lorsqu'un signal est appliqué à leur entrée.

Mais lorsque ce signal est interrompu, l'état logique de leur sortie est à nouveau modifié. Ces appareils sont dépourvus de cette propriété qu'on appelle mémoire. Certains types d'appareils et de circuits ont néanmoins une mémoire et peuvent conserver un nouvel état de leur sortie à la suite de la disparition du signal d'entrée.

Dans les circuits logiques séquentiels, la valeur M de l'état logique de la sortie, à un instant donné t, doit être mémorisée jusqu'à l'instant suivant t+1.

A l'instant suivant t+1, cette ancienne valeur M pourra être alors utilisée dans le calcul de la nouvelle valeur de la sortie.

Ce concept de mémorisation est l'élément fondamental de la logique séquentielle. Le concept de mémorisation est la capacité d'emmagasiner de l'information aussi longtemps qu'il est nécessaire de le faire. Cette information sera disponible en tout temps à la sortie du circuit logique séquentiel.

Cette capacité de mémorisation des valeurs est réalisée physiquement par des éléments appelés "unités de mémoire".

Exemple de mémorisation dans un API (PLC) :

Les unités de mémoire sont des éléments physiques capables de noter la présence d'une information fugitive et de la conserver. Cette information pourra être modifiée ultérieurement.

La conception de ces unités de mémoire peut varier selon la technologie utilisée.

En électronique, ces unités de mémoire sont divisées en deux classes :

• Dans la première classe, (bascule "RS") le chargement et la modification de l'information s'effectuent dans les instants immédiats suivant la demande.
• Dans la seconde classe,( bascules RST, D, JK,...) les unités de mémoire agissent sur l'ordre d'une horloge de synchronisation.

Mémoires et bascules en électronique :

La mémoire constitue l'élément fondamental de la logique séquentielle en électronique :

C'est une mémoire unitaire (un bit) la plus simple sur laquelle repose la conception de tous les éléments de la logique séquentielle en électronique.

on pourra utiliser des bascules simples jusqu'aux mémoires vives RAM (Random Access Memory).

Les bornes d'entrée de cette unité de mémoire fondamentale sont identifiées par les lettres S (Set = mise à 1) et R (Reset = mise à 0) d'où l'appellation bascule "RS".

La bascule "RS" produit deux sorties inversées l'une par rapport à l'autre : si l'une d'entre elles est à l'état logique 0, l'autre sortie est à l'état logique 1.

Ces deux sorties sont notées Q et . La figure suivante montre le symbole logique de la bascule "RS" à opérateurs "NON ET" (NAND).

Symbole logique de la bascule "RS" à opérateurs "NON ET" :

La bascule "RS" peut être réalisée avec des opérateurs "NON OU" (NOR) ou avec des opérateurs "NON ET" (NAND). La bascule "RS" avec opérateur "NON ET" est réalisée avec des portes "NON ET" interconnectées. Ces portes sont alors connectées en croix, et la sortie de l'une alimente l'entrée de l'autre. Il est primordial que les sorties Q et  soient opposées, sans quoi la bascule "RS" ne peut fonctionner. L'architecture de la bascule "RS" comprend, en plus des deux portes "NON + ET", deux inverseurs. Chaque entrée est inversée. La figure suivante présente la réalisation de la bascule "RS" à l'aide de deux portes "NON ET" et de deux inverseurs.

Réalisation de la bascule "RS" à l'aide de deux portes "NON ET" (NAND) et de deux inverseurs :

Compte tenu de sa conception, la bascule "RS" a toujours des états logiques opposés à ses deux sorties Q et . A la suite d'une impulsion de mise à 1 à l'entrée S, la sortie Q passe à l'état logique 1. Sous l'action d'une impulsion de mise à 0, R = 1, la sortie  passe à l'état logique 1 et Q reste donc opposée (Q = 0). Quand les deux entrées S et R sont toutes les deux à l'état logique 0, les sorties Q et  conservent leur état logique de l'instant précédent. Quand les deux entrées sont toutes les deux à l'état logique 1, l'état logique de la sortie est imprévisible. Cette dernière combinaison (S = R = 1) est interdite et ne doit, par conséquent, jamais se produire. On dit alors que les états logiques des sorties sont ambiguës puisqu'ils oscillent entre 0 et 1, et qu'il est impossible d'en prévoir les valeurs. La figure suivante montre la table de vérité de la bascule "RS".

Table de vérité de la bascule "RS" :

La bascule "RS" sous sa forme originale est disponible en électronique dans la technologie TTL (Transistor Transistor Logic) sous la forme du boîtier portant le numéro TTL 74279. Cependant, son utilisation sous cette forme originale est très limitée, car elle présente certaines restrictions. En effet, ses deux entrées ne doivent jamais être à l'état logique 1 simultanément. De plus, il n'existe pas d'entrée pour les impulsions de l'horloge. Enfin, elle ne peut fonctionner de façon synchrone.

La bascule "RS" est une unité asynchrone. Elle ne fonctionne pas en accord avec une horloge ou toute autre unité de synchronisation. Quand une de ses entrées (par exemple : l'entrée S) est activée, la sortie normale est immédiatement activée, comme dans le cas des circuits logiques combinatoires.

La bascule "RST" (ou RSH) synchrone ajoute une caractéristique de synchronisation très intéressante. Cette unité fonctionne en accord avec l'horloge ou l'unité de synchronisation d'un circuit. Dans cette sorte de bascule, une borne d'entrée additionnelle T (Trigger = enclenchement) se raccorde au circuit de l'horloge. C'est alors que les changements des états logiques des sorties ne surviennent qu'à la suite d'un signal de synchronisation déterminé par l'horloge.

La bascule "RST" synchrone est souvent utilisée dans les circuits de comptage. La figure suivante montre le symbole logique de la bascule "RST" synchrone.

Symbole logique de la bascule "RST" synchrone :

La bascule "RST" peut être réalisée par l'adjonction de deux portes "et" au circuit initial de la bascule "RS". La première porte "ET" admet comme entrée le signal de mise à 1 (S) et le signal de synchronisation T. Les entrées de la deuxième porte "et" additionnelle sont le signal de remise à 0 (R) et le signal de synchronisation T. De cette manière, les changements de l'état logique des entrées S ou R ne seront pris en considération qu'en accord avec le signal de synchronisation T.

La figure suivante montre la réalisation de la bascule "RST" à partir du circuit initial de la bascule "RS" et de deux portes "ET".

Réalisation de la bascule "RST" à l'aide du circuit de la bascule "RS" et de deux portes "ET" :

Il faut remarquer que le schéma de la figure ci-dessus peut être simplifié par l'utilisation de deux portes "NON ET" en remplacement des deux portes "ET" et des inverseurs appartenant au circuit initial de la bascule "RS". Cette simplification donne lieu au circuit de la figure suivante qui montre la réalisation de la bascule "RST" synchrone avec quatre portes "NON ET".

Réalisation de la bascule "RST" synchrone à l'aide de quatre portes "NON ET" :

La table de vérité de la bascule "RST" synchrone de la figure suivante est équivalente à celle de la bascule "RS" à la différence que les changements des états logiques des entrées S ou R deviennent synchronisés avec le signal de l'horloge.

Table de vérité de la bascule "RST" :

X : état logique indifférent 0 ou 1.

La bascule "D" possède deux bornes d'entrée ; D (DATA) pour les données et T pour l'horloge. Elle possède, en plus, deux sorties complémentaires Q et  comme dans toutes les bascules. La bascule "D" enregistre directement la valeur présente à l'entrée D et la transfère à la sortie Q sous la commande de l'horloge (T).

Ainsi, si l'entrée est à l'état logique 1, la sortie de la bascule "D" passe à l'état logique 1 au prochain signal de l'horloge qui passe de 0 à 1 (front montant). Par contre, si l'entrée de la bascule "D" est à l'état logique 0, sa sortie Q passe à l'état logique 0 au prochain signal de l'horloge (front montant). Le symbole logique de la bascule "D" à commande par fronts est montré à la figure suivante.

Symbole logique de la bascule "D" :

La bascule "D" peut être réalisée à partir du circuit de la bascule "RST" synchrone. La borne S de la bascule "RST" admet les données D comme entrée. Ces données seront inversées pour constituer l'entrée de la borne R. Cette réalisation de la bascule "D" à partir de la bascule "RST" synchrone est montrée à la figure suivante.

Réalisation de la bascule "D" à partir de la bascule synchrone "RST" :

Dans la technologie TTL, la bascule "D" est disponible en plusieurs formats tels les boîtiers 7474, 7475, 74100 et 74116. Ces différents formats présentent quelques variantes l'un par rapport à l'autre. Dans certains cas, la bascule "D" agit sur le front montant de l'horloge alors que dans les autres, elle agit sur le front descendant. Le boîtier TTL 7474 présente une bascule "D" avec deux entrées asynchrones S (Set = remise à 1) et R (Reset = remise à 0). L'entrée S sert pour pré-initialiser la sortie Q à l'état logique 1 alors que celle de R permet un effacement prioritaire de la valeur de la sortie Q. Ces deux entrées sont asynchrones et, par conséquent, elles ont la priorité sur les autres signaux de la bascule "D".

La figure suivante montre le symbole logique de la bascule "D" à commande par fronts.

Symbole logique de la bascule "D" (TTL 7474) avec deux entrées prioritaires asynchrones :

La figure suivante vous présente la réalisation de la bascule "D" avec des portes "NON ET".

Réalisation de la bascule "D" à l'aide de portes "NON ET" :

La figure suivante montre la table de vérité de la bascule "D" en fonctionnement synchrone et en fonctionnement asynchrone.

Table de vérité de la bascule "D" :

X : état logique indifférent 0 ou 1.

La bascule "JK" est le type de bascule le plus évolué et le plus courant de nos jours. On la fabrique autant selon la technologie TTL que selon la technologie CMOS (Complementary Metal-Oxyde Semiconductor). La bascule "JK" possède plusieurs entrées dont l'horloge T, les entrées de données J et K, et deux entrées asynchrones S et R. Les sorties se limitent toujours à deux sorties complémentaires Q et . Cette bascule est fortement présente dans les systèmes numériques puisqu'elle constitue les éléments de mémoire de ceux-ci. La figure suivante montre le symbole logique de cette bascule.

Symbole logique de la bascule "JK" :

La bascule "JK" dispose de quatre fonctions : la remise à 0 de Q, R, la remise à 1 de Q, S, ainsi que la conversion et l'inversion de l'état précédent. Elle fonctionne autant en mode synchrone qu'en mode asynchrone ; en mode asynchrone les entrées ne sont pas prioritairement soumises au signal de l'horloge. La bascule "JK" est souvent utilisée dans les circuits de comptage où elle agit en tant que diviseur. Le fonctionnement synchrone de la bascule "JK" est assuré quand les deux entrées asynchrones S et R sont à l'état logique 1. La figure suivante montre le montage synchrone de la bascule "JK" et la table de vérité correspondante.

Montage synchrone de la bascule "JK" et table de vérité correspondante :

X : état logique indifférent 0 ou 1.

A la lecture de la table de vérité de la bascule "JK" dans son fonctionnement synchrone, on remarque que cette table de vérité ressemble à celle de la bascule "RST" à la différence que les deux entrées J et K peuvent être toutes les deux à l'état logique 1. On remarque aussi que lorsque les deux entrées J et K sont toutes les deux à l'état logique 0, les sorties Q et  conservent leurs états logiques respectifs. Quand l'entrée J est à l'état logique 0 et que l'entrée K est à l'état logique 1, la sortie Q devient à l'état logique 0. Quand l'entrée J est à l'état logique 1 alors que l'entrée K est à l'état logique 0, la sortie Q est à l'état logique 1. Si les deux entrées J et K sont simultanément à l'état logique 1, les deux sorties Q et  changent d'état logique à l'arrivée du front montant de l'horloge ; on dit que c'est l'état "bascule".

Quand les entrées asynchrones S et R de la bascule "JK" ne sont pas mises simultanément à l'état logique 1, la bascule "JK" fonctionne en mode asynchrone. Dans le mode asynchrone, les entrées S et R sont prioritaires sur les autres entrées. La figure suivante montre la table de vérité du fonctionnement asynchrone de la bascule "JK".

Table de vérité du fonctionnement asynchrone de la bascule "JK" :

X : état logique indifférent 0 ou 1.

Les principales caractéristiques de la bascule "JK" sont les suivantes :

- L'information sous la forme d'une tension de niveau logique 1 ou de niveau logique 0 peut être saisie à la sortie.

- Une impulsion de niveau logique 1 ou de niveau logique 0 peut être fournie à toutes les entrées suivantes : S, R, J, K et T.

- Les entrées S ou R sont prioritaires puisque leur passage à l'état logique 1 ou à l'état logique 0 inverse les sorties, et cela, indépendamment des autres entrées.

- Lorsque les entrées S ou R sont toutes les deux à l'état logique 1, la bascule fonctionne en mode synchrone et les états logiques des sorties dépendent des états logiques des entrées J et K.

La figure suivante représente le schéma de réalisation de la bascule "JK".

Réalisation de la bascule "JK" à l'aide de portes "NON ET" :